タグクラウド

集積回路

内部の素子の接続法による分類

モノリシック集積回路

CAN形ICの内部モノリシック集積回路(monolithic IC)は、数mm角〜10数mm角の1枚の半導体基板上に、トランジスタ、ダイオード、抵抗器などの回路素子を形成し、素子間をアルミニウム蒸着膜などの配線により結んだものである。組み立て工数が少ないため安価である。

シリコン(Si、珪素)単結晶基板上に平面状に構成するトランジスタ(プレーナ型トランジスタ)を発展させたものである。製造プロセスの進歩により1990年代からアナログ・デジタル混在回路や小電力の制御回路一体形電源回路にも用いられるようになった。


ハイブリッド集積回路
マルチチップモジュールともいい、複数の半導体基板を内蔵したものである。組み立て工数が多く高価である。違った製造プロセスを使用した素子を搭載することや、半導体基板を立体的に配置し実装面積を小さくすることが可能である。

プリント基板製造技術を用い、セラミック基板やエポキシ樹脂基板上に配線パターンを形成し、個別部品(ディスクリート部品)のトランジスタ、抵抗、コンデンサなどを半田付けして作るもの(ハイブリッド集積回路)や、複数の半導体基板を金属線で直接配線したもの(マルチチップモジュール)がある。

制御回路が一体化された大電力の増幅回路やスイッチング回路(インテリジェントパワーモジュール)や、高密度実装が要求される携帯機器・自動車・航空機・軍事用、集積回路同士の距離が演算速度に影響を与えるスーパーコンピュータやメインフレーム (大型コンピュータ) などに用いられる。

メインフレーム・スーパーコンピュータで使われるマルチチップモジュールは100層を超えるセラミック基板を焼結生成した非常に高度な立体回路を構成している。プリント基板においてもビルドアップと呼ばれる、複数の多層基板を貼りあわせて回路を構成する技術が開発され、ハイブリッド集積回路のローフットプリント化を実現している。

一般のパソコンユーザーにとって最も身近なマルチチップモジュールとしては、メインメモリに使われる、JEDECが定めたSIMM(Single Inline Memory Module、シム)やDIMM(Dual Inline Memory Module、ディム)があげられる。


規模(集積度)別分類
モノリシック集積回路では、チップに集積する素子数の規模を表す分類名が使われることがある。

略称 English 日本語 素子数
SSI Small Scale Integration 小規模集積回路 2〜100
MSI Medium Scale Integration 中規模集積回路 100〜1000
LSI Large Scale Integration 大規模集積回路 1000〜100k
VLSI Very Large Scale Integration 超大規模集積回路 100k〜10M
ULSI Ultra Large Scale Integration 超々大規模集積回路 10Mを超える

製造技術の進化に伴う高集積化の進展に合わせて、新たな名称が付けられていったが、規模の違いが使用方法に差異をもたらすものではないので、次第にすたれていった。現在ではLSIという名称以外は、ほとんど使われなくなっている。


パッケージ
集積回路を収めるパッケージの目的にはつぎのようなものがある。

外部との間で正しく信号をやり取りすること
外部からの電力を正しく伝えること
内部で発生した熱をすみやかに放熱すること
中の半導体を外部からの湿度、熱、衝撃などから守ること
製品の組み立てに適すること
検査しやすいこと
コストが安いこと
環境問題に対応すること
このうち、電気的接続については、初期には銅板をエッチングしたリードフレームとともにチップを封止したリード端子形(挿入形)が一般的であったが、集積度が高まり必要とする入出力端子数が増加したため、丸ピンを格子状に並べた剣山のようなPGA、リードを微小化したQFPやLCC/PLCCなどが導入された。

1980年代後半以降、リードをプリント基板の穴に通さず基板表面に片面からはんだ付けする表面実装方式のパッケージが導入され、広く普及している。さらに大規模なLSIでは外部との接続が数千にもおよぶため、BGAなどの端子密度の高いパッケージを必要とする。

交換する可能性がある部品はソケットによって実装することもある。

その他、集積回路によってはパッケージ上に他の集積回路を載せるもの(ピギーバック)もある。不揮発性メモリ内蔵のCPUなどで、ソフト開発時にメモリの交換を容易にする目的で使用された。また、ICカードなど耐タンパー性を要する用途向けの集積回路は、1チップに必要な回路(CPU,ROM,RAMなど)を備え、外部との接続は2〜8本程度の端子のみにしている。

パッケージの材質は、通常の温湿度範囲で使うものは低価格なレジンモールドが、また温度特性を広く必要とする工業用や発熱が大きいデバイスではセラミックが用いられる。最近のパソコン用CPUなどでは高価なセラミックに代えプラスチックに金属のヒートスプレッダを搭載したパッケージが増えている。

2000年代に入り、有害物質を含まない封止材の使用や、鉛などの有害物質を含まないはんだで信頼性の高い接続が可能な、表面加工をされた端子が用いられるようになってきた。

CPUやチップセットといった非常に多くの端子を必要とする物ではチップを通常(回路面が上を向く)とは逆の(回路面が下を向く)フリップチップパッケージが使われるようになった。これによりボンディングワイヤという制限から開放され、また高い冷却性能が得られる。また大容量DRAM等ではダイに直接半田ボールをつけてレジンモールドした製品もある。


挿入形 (Pin insertion type)
箱型・缶状のパッケージから、プリント基板やソケットに差し込むリード線を出した形態を基本とする。初期の集積回路を代表する形態であり、近年まで最先端の半導体製品にも使われていた。ソケットを使う事によりパッケージごと交換する事ができる為、故障する可能性のある回路や、アップグレードで高性能な回路に取り替える事を前提とした設計では現在でも使われている。


TOパッケージ(Transister Outline パッケージ)

TO型パッケージの例
缶状の金属に入れたもの。μA741のような、オペアンプなどアナログ回路でよく用いられる。 他に3つの端子・あるいはそれに加えて放熱端子を加えた、レジンモールドした、プラスチックパッケージのトランジスタ形態を取る製品がある。これらは電源レギュレーターIC・FET MOSアンプ素子・温度補償回路に使われている。トランジスタ様の形態をとる理由に、素子が基板から離れた位置に配置される事が多いためである。電源レギュレーターICは、パワートランジスタ同様表面実装の形態で取り付けられることがある。


DIP (Dual Inline Package)

DIPパッケージの例
セラミックあるいはプラスチックの箱型の側面に足のようにリードを出したもの。標準デジタルICに使われている。足を出す位置、間隔はテキサスインツルメンツが米軍に製品を納入する際に定められた規格(MIL規格,2.54mmを基準とする)がデファクトスタンダードになり後にISO/IEC規格となった。後に登場するパッケージはMIL規格のサイズを等分割したものが採用されている。


SIP (Single Inline Package)
DIP同様なパッケージの片側にだけ足を出したもの。幅は狭くなるが、高さが高くなる。


ZIP (Zigzag Inline Package)
SIPの足を左右交互に曲げてピン間隔を広げたもの。SIPに比べて横幅が小さくなる。


PGA (Pin Grid Array)

PGAパッケージの例
剣山のように格子状にピンを立てたもの、特にセラミック製をCPGA(Ceramic-)、ソケット実装専用のプラスチック製をPPGA(Plastic-)と呼ぶ。一時期、パーソナルコンピュータのCPUに多く採用されていた。


表面実装形 (Surface mount type)
多層プリント基板技術の進歩と共に発展したのが表面実装型である。もっともシンプルなKnown Good Dieを直接プリント基板にワイヤボンディングしたCSP(Chip Size Package)から、高密度に非常に多くの端子を接続するmBGA(Micro Ball Grid Array)まで、プリント基板の多様性に伴い様々なパッケージ形態がある。現代の電子回路は大なり小なり必ずといっていいほど表面実装型の集積回路を搭載している。回路全体の高密度化は歩留まりとコストに敏感な回路の占有面積(フットプリント)を縮小するのに貢献している。


SOP (Small Outline Package)
DIPより薄く小型にしたプラスチックモールドで、足を両側面に伸ばしたもの。SOIC (Small Outline Integrated Circuit) と呼ぶこともある。


SOJ (Small Outline J-leaded)
リードをSOPとは逆に内側にJ型に曲げたもの


QFP (Quad Flat Package)

QFPパッケージの例
右の写真のように四方に足を延ばしたもの


QFJ (Quad Flat J-leaded Package)
Jリードを四方に設けたもの。 LCC (Leaded Chip Carrier)と呼ぶ場合もある。特にパッケージをプラスチックにしたものは、PLCC (Plastic LCC)とも呼ばれる。


BGA (Ball Grid Array)
半田による小さいボール状電極(バンプともいう)をディスポンサで格子状に並べたもの。表面実装で、リフロー炉ではんだ付けをする時に使われる。 QFPと比較して多数の電極を設けることが出来る上、周囲にリードが張り出さないので実装面積を削減できる。 ただ、この形式は、外部からはんだ付けの状態を検査するのが困難である。 また、一度はんだ付けしてしまうと修理は困難であり、専用の設備を持つ工場でなければ修理は不可能である。しかも、取り外す時に基板を加熱する必要があるため、多層構造の基板や他に実装されている部品の状態によっては修理できない場合もある。


CSP (Chip Size Package)
内蔵する半導体チップとほぼ同程度の大きさの超小型パッケージ。電極構造はBGAであることが多い。フリップチップである。


TCP (Tape Carrier Package)
ダイをフィルム基板に取り付けたもの。単体チップの場合テープからQFP同様リード線が出る物が一般的。携帯電話やデジタルカメラでは1枚のフィルムにダイを幾つも貼り付けて折りたたんだ高密度マルチチップパッケージがある。基本的にフリップチップで、シリコンとヒートシンクを直接密着させた最初のパッケージ形態である。


LLCC (Lead Less Chip Carrier)

Leadless Chip Carrierパッケージの例
セラミック表面に電極パッドを設け、リード線を出さないパッケージ。インテルの80286などで使われた。また、10cm四方程度の大きさを持ち、数十個の集積回路組み込んだ物も作られ、日本に於ける初期のスーパーコンピュータや大型コンピュータに使用された。パッケージ内部にはジェル状の熱伝導効率の良い液体で満たされており、熱を外部に伝える役目を持っていた。欠点は、基板側のソケットで、接触部がバネ構造になっている為、経年劣化でピン折れを起こす場合があった。信号線が少ないこととソケットが必要なことから最近では殆ど使用されていない。


LGA (Land Grid Array)
BGAのはんだボールの代わりに平面電極パッドを格子状に並べたもの。 BGAと同様にリフローはんだ付けで使われる。 また、剣山型の電極に押し付けるようにして装着する専用ソケットを用いる場合もある。 インテルのPentium 4/D/XE、Core2Duo用のLGA775ソケットや、AMDのOpteron用のSocket Fに用いられている。


その他

KGD (Known Good Die)
パッケージ化されていない、良品である事が保証されているダイ(通称でシリコンと呼ぶ事もある)。主な用途は前述のマルチチップモジュール用(特に携帯電話)だが、製造元が作っていないパッケージを作る為にOEM供給を受けている物もある。ベアチップ(Bare Chip)とも呼ばれる。


MCP (Multi Chip Package)
複数のベアチップを1つのパッケージ内に封入し、内部で配線を接続したものの総称。パッケージとしては通常のBGAやQFPなどの形をとるため、外観からはMCPであるかどうかの見分けは付かない。


MCM (Multi Chip Module)
複数のベアチップを1つのパッケージ内に封入し、内部で配線を接続したもの。MCPの一種であるが、主にベアチップを2次元的に配置しボンディングワイヤーでチップ同士を配線したものを指す。2007現在、パッケージサイズ/コスト/信頼性の面で、後述の3次元構造の方が優位とされ、MCPの主流ではなくなっている。


SiP (System in Package)
構造としては前述のMCPとほぼ同義。 コンピュータシステムを構成するとき、従来はCPUやRAM/ROMなどをプリント基板上で個別に実装していたのに対し、パッケージ内に複数のベアチップを内蔵しバンプなどにより結線を行ったもので、システム全体を1つのパッケージに収めることができるという意味。MCMと異なり3次元的にベアチップを重ねた構造を指すことが多い。機能の面からシステムLSIと呼ばれることもある。


歴史

ICの誕生
最初に集積回路を考案したのはレーダー科学者ジェフリー・ダマー(1909年生まれ)であった。彼は英国国防省の王立レーダー施設で働き、1952年5月7日ワシントンD.C.でそのアイデアを公表した。しかし、ダマーは1956年、そのような回路を作ることに失敗した。

最初の実際の集積回路は二人の科学者が別々に製作した。テキサス・インスツルメンツのジャック・キルビーはゲルマニウムでできた"Solid Circuit"に関する特許を1959年2月6日に出願した。1964年6月キルビーに与えられた特許はUS3138743である。一方フェアチャイルドセミコンダクターのロバート・ノイスはシリコンでできたより複雑な"unitary circuit"に関する特許を1961年4月25日に与えられた。

この二社は特許優先権委員会においてどちらの特許が有効であるかを争った。争点となったのは、キルビーの特許において集積回路内の各素子をつないでいた配線である。キルビー特許では、素子をつなぐ配線はゲルマニウム基盤から浮いて空中を飛んでいたのである。一方ノイスの特許では配線はシリコン基盤上にプリントされており、現在の集積回路と同じ構造だった。この争いはキルビーの特許出願から10年10ヶ月を経て決着し、ノイスの勝利が確定した。しかし、その勝利はすでにほとんど意味がなかった。1966年、テキサス・インスツルメンツとフェアチャイルドセミコンダクターを含む十数社のエレクトロニクス企業が集積回路のライセンス供与について合意に達していたからである。

キルビーとノイスは後に、ともに国民栄誉賞を受け、同時に全米発明家の栄誉の殿堂入りをした。


SSI、MSI、LSI
初期の集積回路はごくわずかなトランジスタを集積したものであった。これをSSIと呼ぶ。SSIは航空宇宙分野のプロジェクトで珍重され、それによって発展した。ミニットマンミサイルとアポロ計画は慣性航法用計算機として軽量のディジタル・コンピュータを必要としていた。アポロ誘導コンピュータは集積回路技術を進化させるのに寄与し、ミニットマンミサイルは量産化技術の向上に寄与した。これらの計画が1960年から1963年まで生産されたICをほぼ全て買い取った。これにより製造技術が向上したために製品価格が40分の1になり、それ以外の需要が生まれてくることになった。

次の段階のMSIは1960年代終盤に登場した。SSIに比較して価格は高いものの、より複雑なシステムを生産する際に回路基板を小さくして組み立てコストを低減するなど数々の利点が魅力となった。そのような経済的利点によりさらにLSIが1970年代中盤に開発される。LSIはコンピュータのメインメモリや電卓の部品として大量生産されるようになった。


VLSI
1980年代になるとVLSI(Very Large Scale Integration)が開発され始める。これによりCPUさらにはマイクロプロセッサ全体がひとつの集積回路上に製作されるようになった。1986年、最初の1メガビットRAMが登場した。これは100万トランジスタを集積したものである。1994年に製造されたマイクロプロセッサは300万個以上のトランジスタが集積されている。VLSIチップはCMOS技術の設計ルールの規格化によって製造技術が広く普及した。


ULSI、WSI、SOC
さらなる複雑化を表す言葉としてULSI(Ultra-Large Scale Integration)が提案されているが、VLSIとULSIの間には技術的飛躍は何もない。単に(マーケティング)上チップの複雑さを強調したい場合にULSIという用語が使われる。最高の集積技術としてWSI(wafer-scale integration)がある。これはコンピュータ全体(複数のプロセッサとメモリ)を切断していないウェハー上に集積するものである。1980年代にこの手法を実際に商用化しようとしたが失敗している。その主な原因は不良トランジスタを限りなくゼロに近づけないと完全動作する製品ができない点にあった。そして、現在のところWSIの実用化の優先度は高くない。WSIは商業的には失敗したが、半導体技術の進歩により新たにSOC(System-on-Chip)が試みられるようになってきた。このアプローチは、従来別々のチップで構成されていたコンポーネントをひとつの集積回路に載せるものである。例えば、メモリとマイクロプロセッサと周辺機器インターフェースとI/O制御とデータ変換器などをひとつのチップに集積するのである。

なお、ウエハースケールチップは「高額であっても良品が1〜2個でも取れれば良い」用途では健在である。同じものを大量生産しない人工衛星や天体観測望遠鏡のイメージング素子ではウエハ一面に隙間無く光電素子を並べた物が作られている。複数の素子をつなぎ合わせて作ると歪みや隙間が生ずるというデメリットがあり、それを解決できるメリットに重きを置いたものである。チップ1枚の価格はいまの所公開されていないが、例としてマスクROM製造の半導体ラインを1ロット分動かす為に1000〜2000万円かかる事から、それを上回る大変高価な物になるだろう。


プロセス
半導体製造における製造工程を指すプロセスとは非常に多岐に渡る技術の集大成である。1990年台のDRAM製造では500種類の技術により1000を超える行程によって作られている。この半導体プロセスの進化が、現在の集積回路における進化をほぼ支配している。


プロセスルール
集積回路製造上、マスクからウエハに回路を転写する際の光学分解能の事である。プロセスルールは、トランジスタの最小サイズ、あるいは配線幅で表現される(いずれを取るかはメーカーによって異なる)。プロセスルールは分解能が高ければ高い程、一つのウエハから多くのダイを取れる、あるいはより大規模な回路を作りこめる事を意味する。さらに電子やホールが移動する距離を短縮する事は、トランジスタやダイオードがより高速にスイッチングできる事を意味する。現在のプロセスルールは使われる光源の波長よりも短い。そのままでは干渉によって回路が期待通りに作る事が出来ないので、予め干渉による変形を補正したマスクが使われる。例えば配線を引く場合、目的の配線幅よりも太くしておくといった措置が行われる。近年、この処理は高度に自動化された。 ステッパー装置も日々進歩しており、一昔前までは世界中の装置の殆どがニコン、キヤノンなどの日本製であったが、最近はオランダASML社製のステッパーにシェアを奪われつつある。製造の大部分が人間の手作業で行われており、スライドテーブルは非常にキメの細かい砥石で職人が磨いたレールの上に乗せられる。そして光学系は原子単位で表面の曲率が修正されている超高精度なレンズが用いられている。


表面処理
集積回路は半導体表面に各種表面処理を複数実施して製造される。まずウエハにはイオン注入によってドープ物質を打ち込み、不純物濃度を高める措置が行われる(最初に作られるこの層がゲートなどの集積回路の中枢となる)。さらにSOIではウエハに絶縁層を焼きこむ事で漏れ電流を押さえ込む処置が行われる。そしてレジスト膜の塗布、ステッパーによる露光、現像処理によるレジスト処理を複数行い、その間に回路構造物の母体となるシリコンの堆積、ゲートや配線の土台となる絶縁膜の生成、金属スパッタリングによる配線、エッチングによる不要部分の除去などが行われる。集積回路の立体的な複雑さを配線層の枚数で数える事から4層メタル・6層メタル等と表現する。この表面処理技術は現在進行形であり、High-K絶縁膜や歪シリコン、添加物打ち込みなど新たな技術が発表されている。この新しい技術は、より微細化したプロセスルールと共に世に出ると言われている。


ダイとウエハ
集積回路の母材となるウエハを構成する半導体物質は、一般的な集積回路においてその殆どがシリコンである。しかし、高周波回路やスーパーコンピューター向けの素子では、ガリウム砒素(通称ガリヒソ・GaAs)といった超高速スイッチングが可能な素子を作る事ができる材料が用いられる。また一度姿を消したものの、低電圧で高速な回路を作りやすいゲルマニウムも復活している。 ウエハの材料であるインゴットの純度の高さ、欠陥の量、サイズは製造できる半導体素子の歩留まりとコストを大きく支配する。現在のウエハの直径は300mmに達する。ここまで大きなインゴットを引き上げるには、従来の技術だけでは欠陥を低くする事が難しく多くのメーカーが揃ってたじろいだ時期があった。そしてブレークスルーとしてシリコン単結晶引き上げ装置の坩堝を超伝導磁石で囲みこみ溶融したシリコンの対流を強力な磁場で止め安定した欠陥の少ない単結晶を作る技術が開発され、各半導体メーカーは一斉に300mmウエハへの対応を発表した。


クリーンルーム
半導体工場は、それ自体が巨大なクリーンルームとなっている。生物学的クリーンルームよりも、半導体製造現場のほうが遥かに清浄度が高い。細菌細胞1個の下にトランジスタを100個近く敷き詰める事ができる。そして次世代の主力となるプロセスルール65ナノメートルはウイルスの大きさである。さらに、半導体は我々生物にとって不可欠な物質・ナトリウムに大変弱い。ナトリウムは絶縁膜を自由に出入りできる為、特にCMOSトランジスタには致命的とも言える。工場内部に導入される空気は、様々なフィルターで有害物質を濾しとられたものが使われる。また水はイオン交換樹脂とフィルターによって空気同様に有害物質を徹底的に除去された超純水を使用している。大量のナトリウムを含み、皮膚から大量の角質細胞を落下させる人体は半導体プロセスにとって害をなす以外の何物でもなく、クリーンスーツ(いわゆる“宇宙服”)を着て製造ラインを汚染させないようにしている。もっとも工場は高度に自動化されており、人間が製造ラインに出向くのは機械の故障といったトラブルがあった時だけである。


後処理(ポストプロダクション)
超大規模集積回路などでは歩留まりがあまりにも低く、ウエハから完全良品が殆ど得られないといった事態が発生する(同様の事象は液晶ディスプレイ、ハードディスクドライブのプラッタにも見られる)。この為、回路に冗長性を持たせておき、不良回路を検査工程でヒューズを焼き切ったりする事で切り離して不良品を良品にする処理が行われる。例えば、ソニーのプレイステーション3に搭載予定のIBM Cellプロセッサーは8つあるサブコアのうち通常使用可能なコアは7つで、不良コアを後処理で切り離される事が仕様上組み込まれている。フラッシュメモリーなどメモリデバイスでは冗長ビットを設けておき不良セルをコントローラ回路が自動認識し代替処理が行われる。 SOCではブートストラッププログラムをEEPROMに書き込む作業も行われる。ブートストラッププログラムを使い分ける事によって、同一のマスクから異なるグレードや入出端子の異なる集積回路を作り出す事ができる。SOC以外にCPUでも周波数特性に応じたクロック倍率を後処理で設定する事でグレードの異なる製品を同一生産ラインから製造している。


機能別分類
汎用LSI
標準ロジックIC
ASIC、システムLSI(特定用途向け IC・LSI)
ASSP(特定用途向け標準製品)
プログラマブルロジックデバイス -FPGA

ASIC、システムLSI(特定用途向け IC・LSI)
音声合成LSI
LCDドライバ

ASSP
デジタル信号処理プロセッサ (DSP)
画像処理プロセッサ・GPU
LAN制御
SCSI制御
モデム用
ビデオ・オーディオ符号化・復号化用

汎用LSI
標準ロジックIC
マイクロプロセッサ
マイクロコンピュータ、マイクロコントローラ

汎用メモリ
DRAM
SRAM - 疑似SRAM
ROM - EPROM - EEPROM
フラッシュメモリ
FeRAM
専用メモリ
FIFOメモリ
フレームメモリ:
キャッシュメモリ

複合製品
SiP

その他
CMOSイメージセンサ
CCDイメージセンサ
半導体レーザー
半導体リレー
半導体試験装置

アナログ集積回路
オペアンプ(演算増幅器)
アナログ-デジタル変換回路
デジタル-アナログ変換回路
電源回路
液晶ディスプレイ用
×

この広告は1年以上新しい記事の投稿がないブログに表示されております。